percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. alat dan bahan

3. Rangkaian Simulasi

4. prinsip kerja rangkaian

5. video rangkaian

6. analisa

7. link download

 1. jurnal[kembali]

  

2. alat dan bahan [kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

e.  IC 74LS112A (JK filp flop)

f.   ic 7474 (D Flip Flop)

g. Switch (SW-SPDT)

Gambar 7. Switch

j. Power Supply

i. Logicprobe atau LED

Gambar 8. LED

 3. Rangkaian Simulasi  [kembali]

 4. prinsip kerja rangkaian [kembali]

Rangkaian pada percobaan 1 ini menggunakan JK flip flop dan D flip flop yang memiliki kesenjangan kondisi, dimana kedua input R & S pada flip flop tersebut salah satunya aktif yang mengakibatkan tabel kebenaran untuk sekma input D J K logika rise dan fall time pada masing-masing clock tidak berlaku atau tidak berpengaruh terhadap rangkaian

 5. video rangkaian[kembali]

  

 6. analisa [kembali]

 7. link download [kembali]

• Download HTML [klik disini]
• Donwload Rangkaian Simulasi [klik disini]
• Download Video Simulasi [klik disni]
• Download Datasheet ic 74LS112A [klik disini]
• Download Datasheet ic 7474 [klik disini]